Compartir
systemverilog for verification (en Inglés)
Chris Spear
(Autor)
·
Springer
· Tapa Blanda
systemverilog for verification (en Inglés) - Spear, Chris
181,82 €
191,39 €
Ahorras: 9,57 €
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis Listas
Origen: Reino Unido
(Costos de importación incluídos en el precio)
Se enviará desde nuestra bodega entre el
Jueves 23 de Mayo y el
Miércoles 05 de Junio.
Lo recibirás en cualquier lugar de España entre 1 y 5 días hábiles luego del envío.
Reseña del libro "systemverilog for verification (en Inglés)"
The updated and expanded second edition of this book provides practical information for hardware and software engineers using the SystemVerilog language to verify electronic designs. The author explains methodology concepts for constructing testbenches that are modular and reusable. The book includes extensive coverage of the SystemVerilog 3.1a constructs such as classes, program blocks, randomization, assertions, and functional coverage. It also reviews SystemVerilog 3.0 topics such as interfaces and data types. This second edition contains a new chapter that covers programs and interfaces as well as chapters with updated information on directed testbench and OOP, layered, and random testbench for an ATM switch. This edition also includes a new chapter that covers Interfacing to C and many new and improved examples and explanations.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Inglés.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.