¡Aprovecha los B days 5% dto!  Ver más

Enviar a
Provincia de Madrid
0

Mi Cuenta

  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

menú

Selecciona tu país

América

Europa

Resto del mundo

portada Finite State Machine Datapath Design, Optimization, and Implementation (en Inglés)
Formato
Libro Físico
Autor
Editorial
Idioma
Inglés
N° páginas
113
Encuadernación
Tapa Blanda
ISBN13
9783031797750
N° edición
1
Categorías

Finite State Machine Datapath Design, Optimization, and Implementation (en Inglés)

Justin Davis (Autor) · Robert Reese (Autor) · Springer · Tapa Blanda

Finite State Machine Datapath Design, Optimization, and Implementation (en Inglés) - Davis, Justin ; Reese, Robert

Libro Nuevo Importado
Envío: 15 a 20 días háb.
43,51 €41,33 €
-5%
Libro Nuevo

Quedan más de 100 unidades

41,33 €
Llega entre el 23 Sep y el 05 Oct a Provincia de Madrid. Seleccionar ubicación

Elige la lista en la que quieres agregar tu producto o crea una nueva lista

Ir a Mis Listas
Calcula el costo de envío

Reseña del libro "Finite State Machine Datapath Design, Optimization, and Implementation (en Inglés)"

Finite State Machine Datapath Design, Optimization, and Implementation explores the design space of combined FSM/Datapath implementations. The lecture starts by examining performance issues in digital systems such as clock skew and its effect on setup and hold time constraints, and the use of pipelining for increasing system clock frequency. This is followed by definitions for latency and throughput, with associated resource tradeoffs explored in detail through the use of dataflow graphs and scheduling tables applied to examples taken from digital signal processing applications. Also, design issues relating to functionality, interfacing, and performance for different types of memories commonly found in ASICs and FPGAs such as FIFOs, single-ports, and dual-ports are examined. Selected design examples are presented in implementation-neutral Verilog code and block diagrams, with associated design files available as downloads for both Altera Quartus and Xilinx Virtex FPGA platforms. A working knowledge of Verilog, logic synthesis, and basic digital design techniques is required. This lecture is suitable as a companion to the synthesis lecture titled Introduction to Logic Synthesis using Verilog HDL. Table of Contents: Calculating Maximum Clock Frequency / Improving Design Performance / Finite State Machine with Datapath (FSMD) Design / Embedded Memory Usage in Finite State Machine with Datapath (FSMD) Designs

Opiniones del libro

Ver más opiniones de clientes
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)

Preguntas frecuentes sobre el libro

¿El libro es original?

Todos los libros de nuestro catálogo son Originales.

¿En qué Idioma está escrito el libro?

El libro está escrito en Inglés.

¿Cuál es la encuadernación de este libro?

La encuadernación de esta edición es Tapa Blanda.

Preguntas y respuestas sobre el libro

¿Tienes una pregunta sobre el libro? Inicia sesión para poder agregar tu propia pregunta.

Opiniones sobre Buscalibre

Ver más opiniones de clientes